PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-216752

(43)Date of publication of application: 05.08.1994

(51)Int.CI.

H03K 19/0185

H03K 17/10

H03K 17/687

H03K 19/003

(21)Application number: 05-303313

(71)Applicant: SUN MICROSYST INC

(22)Date of filing:

10.11.1993

(72)Inventor: ROGERS ALAN C

(30)Priority

Priority number: 92 974100


Priority date: 10.11.1992

Priority country: US

(54) VOLTAGE INTERFACE CIRCUIT FOR INTEGRATED CIRCUIT, AND METHOD FOR INTERFACING INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To interface a low voltage circuit to a high voltage environment by adopting the new n-type well bias of separate circuit and MOSTr for a voltage interface circuit in order to drive the high voltage environment in the fluctuation of low voltage. CONSTITUTION: This voltage interface circuit for interfacing an integrated circuit, which is operated by a VCC power supply voltage, to the higher voltage environment can drive the higher voltage circuit or bus recognizing the fluctuation of VCC voltage through the integrated circuit. The voltage interface circuit is composed of a three-state control part, output pull-up part, output pull-up control part and input part and the output pull-up part is composed of pchTrQ23 and pchTrQ24. The n-type well of TrQ22 is floated. When an n-type well 126 is to be connected to the VCC, with the increase of voltage at an output node 120 toward 5 V, a current increasing p-n junction between the drain of TrQ22 and the n-type well is let flow, the voltage at an



n-type well 126 is increased higher than Vcc and the junction disconnection of Q22-Q24 keeps a functional state.

LEGAL STATUS

[Date of request for examination]

10.11.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3440454

[Date of registration]

20.06.2003

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

ම

(11)特許出願公開番号

特開平6-216752

|請求項1] 第1の電源電圧 (VCC) とその電圧よ

特許請求の範囲

_					
(43)公開日 平成6年(1994)8月5日	技術表示箇所				最終買に続く
成6年			A	Ŀ	
B 			1 0 1		⊕
(3)公開					弱求項の数3 FD (全9頁)
<u>ક</u>			90 /6	17/687	£ ₩3
			H03K 19/00	_	林畑の
	FI		HO		未開水
	庁内整理番号	9184-5 J	8941 —5.3	7436—5 J	華西語次
	解別配号				

H 0 3 K 19/0185

(51) Int.Cl.

17/687 17/10


(21)出願番号	特 爾平5-303313	(71)出關人 591064003	591064003	
(22)出版日	平成5年(1993)11月10日		サン・マイクロシステムズ・インコーボレーテッド	
1			SUN MICROSYSTEMS, IN	
(31)優先権主張番号	974, 100		CORPORATED	
(32)優先日	1992年11月10日		アメリカ合衆国 94043 カリフォルニア	
(33)優先權主張區	米園(ns)		州・マウンテンピュー・ガルシア アゲェ	
			ニュウ・2550	
		(72)発明者	(72)発明者 アラン・シイ・ロジャーズ	
			アメリカ合衆国 94303 カリフォルニア	
			州・バロ アルト・ローマ ヴァード・	
			5863	
		(74)代理人	(74)代理人 弁理士 山川 政樹	

(54)【発明の名称】 集徴回路用電圧インタフェース回路および集徴回路をインタフェースする方法

57) [要約]

低電圧トランジスタのみを含んでいる低電圧 単領回路を高電圧環境へインタフェースするための電圧 インタフェース・バッファを堤供する。 [BM)

ランジスタの新規なn井戸パイアスを採用する。高電圧 の振れにおいて高亀圧環境を駆動するために、電圧イン 【構成】 低電圧の扱れにおいて高電圧環境を駆動する ために、亀圧インタフェース回路は分離回路とMOSト タフェース回路は、高電圧を供給されるパイアス・バッ ファ・トランジスタをバイアスするためのバイアス回路 を採用する。応用の例として、亀圧インタフェース・バ 「TLとCMOS電圧レベルを駆動することを可能にす 質回路チップがTTL電圧レベルを駆動することを可能 ッフアは3ポルトまたは3.3ポルト集権回路チップが 5。更に、亀圧インタフェース・パッファは2ボルト集



)高い第2の電源電圧 (VCC*) へ結合され、VCC* VCC* にほぼ等しい電圧の扱れを持つパッド・ノード へ結合され、パッド・ノードをVCC* 電圧の扱れへ駆 **店合され、パッド・ノードを低い電圧へ駆動し、集積回** とVCCの差にほぼ等しいパイアス信号を発生するパイ パッド・ノード上の電圧を検出し、前記パイアス信号を 【酢求項2】 高い亀圧の扱れを持つバッド・ノードへ 路をパッド・ノードの高い電圧の扱れから分離する出力 パッド・ノード~枯合され、ハッド・ノードを第1の亀 動し、前記パイアス佰号を用いて集積回路をパッド・ノ 用いて集積回路をパッド・ノードのVCC* 電圧の扱れ を備える、第1の電源電圧で動作する集積回路用電圧イ ードのVCC* 個圧の扱れから分離する出力回路と、 から分離する入力回路と、 アス発生器回路と、 ブルダウン回路と、 ンタフェース回路。

ハッド・ノードへ結合され、出力フルアッフ回路を高い 電圧の扱れおよび出力可能化俗号に従って完電する出力 圧へ駆動し、模領回路をバッド・ノードの高い勧圧の扱 パッド・ノード上の亀圧を検出し、集積回路をパッド・ ノードの高い電圧の扱れから分離する入力回路と、 れから分離する出力フルアップ回路と、 フルアップ制御回路と、

を備える、高い亀圧の振れから集積回路を保護する電圧 インタフェース回路。

【請求項3】 第1の電源電圧 (VCC) とその電圧よ り高い第2の電颜電圧(VCC*)の差にほぼ等しいく イアス信号を発生する過程と、

パッド・ノードをVCC* 塩圧の版れへ駅動し、その間 にバイアス信号を用いて集積回路をハッド・ノードのV CC* 電圧の振れから分離する過程と、

号を用いて集積回路をパッド・ノードのVCC* 亀圧の パッド・ノード上の亀圧を検出し、その間にパイアス信 版れから分離する過程と、

を備える、第1の電隙電圧(VCC)で動作する集積回 路をインタフェースする方法。

[発明の詳細な説明] 0000 【産業上の利用分野】本発明は集積回路の分野に関する ものである。更に詳しくいえば、本発明は集積回路をバ スおよびより高い電圧範囲を持つ回路へインタフェース することに関するものである。

[0002]

を高くするために、回路散計者は集積回路上に製造され るトランジスタの物理的寸法を小さくしている。トラン ジスタ密度を高くすると、集積回路の機能をより高くす 従来の技術】集積回路のトランジスタ密度および速度

製造される。しかし、新しい世代のより薄いゲート酸化 ることが可能になる。しかし、模積回路のトランジスタ の物理的寸法を小さくすると、模積回路の**低源**亀圧もそ **たに対応して伝くなる。たとえば、より箝しい由代の私** S)トランジスタのチャネル長さは、古い世代の萬密度 模様回路のMOSトランジスタのチャネル長さより短く 物圏は、厚いゲート酸化物圏を持つ従来の世代の高い亀 密度集積回路に含まれている金属酸化膜半導体 (MO 用レベルに避えることができない。

作する。しかし、多くの用途においては、低い覚碌也圧 5。そうすると集積回路の信頼性が低くなり、及辞的に [0003] その結果、新しい世代のMOS集役回路は 以前の世代のものより低い凱歌亀圧で動作する。たとえ ば、新しい世代のMOS集積回路の多くは、以前の世代 において共通の5Vではなくて3.3Vの亀徴亀圧で動 ぴパスとインタフェースせわばならない。 低館圧集報回 路が高和圧環境へ結合されるものとすると、低低圧MO で動作する集積回路はより高い電圧で動作する装置およ Sトランジスタの海いゲート酸化物圏が徐々に劣化す は故障する。

EB) 104がトランジスタロ11、Q15のゲートを [0004] ここで、集積回路のパッドのための典型的 な従来の三状態入力/出力回路が示されている図1を参 Q12のゲートへ結合される。 出力可能化パー信号 (O 05がトランジスタQ13、Q14のゲートを制御する Q16とブルダウントランジスタQ11を育する。トラ ンジスタQ16のn 井戸106が電源塩圧VCC〜結合 される。入力回路はフルアッフトランジスタQ18とフ 制御するために結合される。出力可能化 (OE) 信号1 ために結合される。出力回路はブルアップトランジスタ 照する。出力データ信号101がトランジスタG10、 ルダウントランジスタQ19で構成される。

【0005】従来の回路が正しく動作するためには、噫 原動EVCCは出力パッド102における遺圧より高い か、それに等しくなければならず、出力バッド102に か、それに等しくなければならない。VCC艦敵傷圧よ り高い亀圧の板れを有するバスその他の装置へ出力バッ ド102が結合されるものとすると、従来の回路に含ま い。 ブルアップトランジスタQ18とブルダウントラン ジスクロ19は故障しやすい。また、トランジスタロ1 およびVCC電源電圧ノード100まで導通路が存在す 6のドレインから、トランジスタQ16のn井戸まで、 おける心正は共通ノード107における他圧より高い れているトランジスタのゲート酸化物圏は降伏しやす

ることである。しかし、そのようなインタフェース・チ 【0006】低電圧集積回路を高電圧環境へインタフェ の間のパッファとしてインタフェース・チップを使用す **ースする従来の1つの技術は、低電圧原境と高電圧環境** ップは低電圧集積回路との間の信号のやり取りを大きく Ŧ

ブは余分のシステム盤スペースを必要とし、システムの 屈延させる。さらに、そのようなインタフェース・チッ

一スする従来の別の技術は、低電圧集領回路に高電圧ト ランジスタを直接製造することである。高館圧トランジ スタは高電圧環境と直接インタフェースし、しかも集積 回路に含まれている低電圧トランジスタを保護する。し ジスタを製造するために集積回路の製造中に余分の処理 工程を必要とする。 余分の処理工程は製造コストを増大 し、製造歩留まりを低下させる。また、その解決技術は **巣様回路が出力を生ずるために集積回路チップへより高** 【0007】低電圧集積回路を高電圧環境へインタフェ かし、そのような解決技術は、より大きい高電圧トラン い電圧を供給せわばならない。

体としては仮電圧トランジスタのみとすることができる **【発明が解決しようとする眼題】本発明は低電圧集積回** 路を高電圧環境へインタフェースし、しかも集積回路自 **町圧インタフェース回路を供給することである。** [6000]

[8000]

路のVCC電源電圧レベルへ駆動し、集積回路をハッド 【瞑題を解決するための手段】本発明は低電圧トランジ るものである。一実施例においては、寛圧インタフェー ス・パッファは出力回路と入力回路を備える。 出力回路 る。出力回路はパッド・ノードを駆動し、集積回路をパ ッド・ノードの高い電圧の扱れから分離する。 出力回路 し、集積回路をパッド・ノードの高い電圧の振れから分 ・ノードの高い電圧の扱れから分離する。 出力フルアッ フ回路のMOSトランジスタは接合分離を維持するため ンタフェースするための電圧インタフェース回路に関す 雕する。出力ブルアップ回路はバッド・ノードを集積回 スタのみを含んでいる低電圧集積回路を高電圧環境へイ は出力ブルアップ回路と出力ブルダウン回路を備える。 出力フルダウン回路はベッド・ノードを仮動圧へ駆動 は高い電圧の版れを有するバッド・ノードへ結合され に新規なn井戸パイアスを有する。

ら分離する。入力回路は出力フルアップ回路の保護され 完全なVCCの版れを入力信号〜復帰させるために入力 回路は帰還機構を採用する。電圧インタフェース回路の 別の実施例は、より高いVCC* 地圧の扱れの回路また 【00」0】入力回路はバッド・ノードにおける電圧を **険出し、集積回路をパッド・ノードの萬い亀圧の振れか** はパスを駆動するために、集積回路が第1のVCC亀瀬 電圧で動作できるようにする。この電圧インタフェース ているノードを介してベッド・ノード亀圧を検出する。 回路はバイアス発生器回路と、出力回路と、入力回路 と、レベル狡徴回路とで構成される。

いパイアス信号を発生する。パイアス信号は、高い電圧 【0011】パイアス発生器回路は電源電圧VCCとV CC* を検出し、VCCとVCC*の間の逆にほぼ等し

0における電圧レベルは集積回路の対応するピンのため

は耐く、OEB13214低い。出力ゲータ・ノード14

環境とインタフェースするために入力回路および出力回 ードの高い電圧を検出し、集積回路をVCC* 電圧の振 ル変換回路はバイアス信号を検出し、出力データノード ードへ結合される。出力回路はパッド・ノードをVCC * 億圧の振れへ駆動し、集積回路をバッド・ノードのV れから分離するのにパイアス信号を使用する。出力レベ のVCC電圧の扱れとハッドのVCC* 亀圧の扱れとの 路のトランジスタを分離する際に用いられる。出力回路 はV C C* にほぼ等しい電圧の扱れを有するパッド・ノ CC* 亀圧の版れから分離する。出方回路はパッド・ノ 間で変換する。

においては、本発明を完全に理解できるようにするため 【0012】この明細哲では低電圧トランジスタのみを ための電圧インタフェース回路を説明する。以下の説明 明を不必要にあいまいにしないようにするために、周知 含む低電圧集積回路を高電圧環境へインタフェースする しかし、それらの特定の詳細なしに本発明を実施できる ことが当業者には明らかであろう。他の場合には、本発 に、回路アーキテクチャ、および部品について述べる。 の回路は略図で示した。

【実施例】図2はVCC低源電圧で動作する集積回路を より高い電圧環境へインタフェースするための電圧イン **タフェース回路の一突施例を示す。この実施例において** 駆動できるようにする。たとえば、電圧インタフェース 回路は集積回路がTTLレベルのバスを駆動することを 可能にする。この粒圧インタフェース回路は三状態制御 る。この亀圧インタフェース回路はVCC亀圧の撮れが Вめられるより高い電圧の回路またはバスを集積回路が は、集積回路は3.3Vにほぼ等しいVCCで動作す [0013]

【0014】三状態制御部はpチャネル・トランジスタ Q29、Q30、Q31と、nチャネル・トランジスタ Q32、Q33、Q34とで構成される。三状態モード の一対の相補出力可能化倡号により決定される。回路が 三状態モードにある時は、0E130は低く、0EB1 **332をスイッチオンしてノード136における亀圧を** ップトランジスタQ23がターンオンすることを阻止す をスイッチオンしてノード138における亀圧を引き下 [0015] 回路が駆動モードにある時は、0 E 130 ノード132における出力可能化バー(OEB)信号と 32は高い。OE130における低電圧はトランジスタ 5。 0 E B 1 3 2 における高電圧はトランジスタ Q 3 4 げる。ノード138における低電圧は出力ブルダウント 引き上げる。ノード136における高電圧は出力フルア は、ノード130における出力可能化(OE)信号と、 ランジスタQ20がターンオンすることを阻止する。 ブルアップ制御回路と、入力邸とで構成される。

の出力を示す。 出力データ・ノード 1 4 0 はトランジス タQ29とQ33のゲートへ結合される。出力データと 出力データ・ノード140が高いと、トランジスタQ3 3はノード136を、駆動モードにあるトランジスタQ 30とQ32を介して低く引き下げる.. ノード136に おける低値圧は出力ブルアップトランジスタQ23をタ ーンオンする。出力データと出力データ・ノード140 が低いと、トランジスタQ29は1一ド138を、駆動 引き上げる。ノード138における高電圧は出力ブルダ モードにあるトランジスタQ30とQ32を介して涵く ウントランジスタQ20をターンオンする。

【0016】出力ブルダウン部はnチャネルブルダウン で構成される。トランジスタQ21はブルダウントラン ジスタQ20を過塩圧から保護する。トランジスタQ2 1のゲートはVCCへ結合される。トランジスタQ21 ード122が約2V以上に上昇することを阻止する。そ の結果、出力ノード120と122における最高電圧は 約3 Vである(ノード120が別の装置により5 Vへ駆 動される場合)。トランジスタロ21のゲート酸化物圏 におけるノード120と124の間の最高相圧は3.3 V(ノード120が0Vの時)、または1. 7Vである (ノード120が5Vの時)。ノード122と124の のゲートがV C C にあるから、トランジスタQ21はノ トランジスタロ20とnチャネル・トランジスタロ2 間の最高電圧は3.3Vである。

【0017】出力ブルアップ部はpチャネル・トランジ Q23と、pチャネル・トランジスタQ24とで構成さ ンジスタQ 2 2のドレインとn 井戸の間の p ー n 接合が れる。トランジスタQ22のn井戸は、通常行われるV CCへ結合されるのでけなく、浮動する。n井戸126 がVCC~接続されるものとすると、出力ノード120 における電圧が5V~向かって上昇するにつれて、トラ スタロ22と出力ブルアップ ロチャネル・トランジスタ 大きい電流を流させる。

節と、出力フルダウン節と、出力ブルアップ部と、出力

【0018】 しかし、n井戸126はVCC~接続され 向かって上昇するにつれてn井戸126における亀圧は 状態を保し。この回路が出力ノード120において駆動 CCへ向けて駆動する。三状態モードにおいては、n井 ていないから、出力ノード120における包圧が5V〜 VCCより高く上昇する。その結果、pチャネル・トラ ンジスタQ22、Q23、Q24の接合分離は機能する している時は、トランジスタQ24はn井戸126をV 月126はVCCに止まり、またはノード134とn井 ナス1ダイオード電圧降下へ駆動する。出力ノード12 **ード120における電圧マイナス1ダイオード電圧降下** 戸126の間のp-n接合がノード126をVCCマイ 0における亀圧レベルが高くなると、n井戸126はノ く啓慰される。

25と928で構成される。ノード120における電圧 【0019】出力ブルアップ制御回路はトランジスタの

が5Vになると、n井戸126における亀圧は4.5V に達することがわかるであろう。その場合には、トラン ジスタQ22は三状館モード中にターンオンすることが ある。しかし、トランジスタQ25のゲートがVCCへ がターンオンすることを阻止することにより、回路が三 状態モードに確実に留まるようにする。トランジスタロ 28はノード120からのノード128の充電を支援す 結合されているから、出力ノード120が5Vへ上昇す るにつれて ロチャネル・トランジスタ Q25はターンオ ンする。トランジスタQ25はノード128をターンオ ノード128における5VレベルはトランジスタQ22 ンし、出力ノード120の5Vレベルまで引き上げる。

トランジスタロ22は確実にターンオンされる。三状態 **3分のEB132は低くなる。OE130における高電** をターンオンされたトランジスタQ26を通じて引き下 Q27により、出力ノード120とノード128におけ 圧はトランジスタQ27をターンオンし、ノード128 【0020】 一対のnチャネル・トランジスタQ26、 モードが取り消されると、信号のE13014高くなり、 る高電圧状態の後で三状態モードが取り消された時に、

る電圧が低い時に、入力データノード142における亀 における電圧が高い時に、入力データノード142にお ナネル・トランジスタQ37はノード122~倫<u></u>通する 成される。トランジスタQ35は、ノード122におけ 圧を引き上げる。トランジスタQ36は、ノード122 ける側近を引き下げる。 トランジスタロ22の保護のた めに、ノード122は限られた亀圧の扱れを持つ。 pチ ために結合される。トランジスタQ37はノード122 5,Q37と、nチャネル・トランジスタQ36とで稿 [0021] 入力部はpチャネル・トランジスタQ3 〜全∨ C C 他圧の扱れを供給する。

はバスへ駆動することを可能にする。この実施例におい ては、VCCは3. 3Vにほぼ等しく、VCC* は5V に等しい。 集積回路に含まれている全てのトランジスタ の回路はPbias部と、三状態制御を行う出力部と、入力 部とで構成される。VCC電源電圧は集積回路のVCC 圧増大回路により集積回路で発生できる。あるいは、V 【0022】図3~図5は包圧インタフェース回路の別 の実施例を示す。図示の回路はVCC配版包圧で動作す る集積回路が、より高いVCC* 低圧の扱れの回路また CC* 饱凝電圧を集積回路のVCC* 電磁電圧ドンを介 はVCC電源電圧で動作するように構成されている。こ 電源電圧ピンにより供給される。VCC*電源包圧は電 して供給できる。

[0023] 図3はP_{bias}部を示す。このP_{bias}部はP bias電圧を発生する。P_{bias}部はnチャネル・トランジ スタロ59、Q61、Q62、Q63、Q64と、pチャネル・トランジスタQ58、Q60とで構成される。

により制御される電流ミラーである。 Phias部150の しい。後で詳しく説明するように、P_{hias}部150は入 トランジスタQ59、Q60、Q62、Q6414亀液源 **電圧は低級電圧VCCと電級電圧VCC* の**腔にほぼ等 力部と出力部に含まれているトランジスタを保護するた トランジスタQ58は P_{bias} 町のための亀流顔である。 めに用いられる。

【0024】図4はトランジスタQ40~Q51で構成 された出力部を示す。三状態モードは0 E 1 8 2 と O E 182は低く、OEB180は高い。出力即は集積回路 のピンのための出力データを出力データノード162に 受ける。出方師は出力ノードにおける出力データを駆動 B180により決定される。OEB180はOE182 の補数である。この回路が三状態モードにあると、OE

する。トランジスタQ56のゲートはノード152にお けるVCCへ結合される。出力ノード172における電 (出力ノード172が0Vの時)、または1.7V (出 【0025】 nチャネル・トランジスタQ56はブルダ ウンロチャネル・トランジスタQ51を過電圧から保護 圧が5Vに避したとしても、トランジスタQ56はノー ド158が約2V以上に上昇することを阻止する。その **皆果、出力ノード172とノード158間の最高電圧は 約3Vである。出力ノード172とノード152間トラ** ンジスタQ56の最高ゲート酸化物層塩圧は3、3V カノード172が5Vの時) である。

[0026] 同様にして、pチャネル・トランジスタQ bias電圧レベルにより、トランジスタQ54、Q55の 5 5 はロチャネルフルアッフトランジスタQ54を過載 圧から保護する。トランジスタQ55のゲートはP_{hias} へ結合される。トランジスタQ55のゲートにおけるP ゲート酸化物層へ加えられる電圧を3.3V以下に維持 [0027] トランジスタQ40~Q53は、出力デー /ード172におけるVCC* 亀圧の板れとの間の差レ る。出力データノード162における低電圧はpチャネ タノード162におけるVCC電圧の扱れと出力データ ベル変換器として機能する。出力データノード162に おける高電低はnチャネル・トランジスタQ45、Q5 ル・トランジスタロ46、Q41をターンオンしてノー ド174と168を引き上げる。ノード174における 高電圧はnチャネル・トランジスタQ44をターンオン する。その結果として電流がDチャネル・トランジスタ Q41とnチャネル・トランジスタQ42を流れる。 七 / 一ド 1 6 4 における低電圧は p チャネル・トランジス 2をターンオンしてノード174と168を引き下げ うするとノード164における亀圧が引き下げられる。 タロ48をターンオンさせる。

するために、トランジスタQ40とQ48はノード16 [0028] トランジスタQ48とQ54をターンオフ

Q48を流れる亀流はノード170も高くする。ノード 4と170における電圧を回復させる。トランジスタQ 48がターンオンすると、トランジスタロ48を流れる 覧流がトランジスタQ49、Q50、Q51に電流を流 させる。そうすると、ノード168は萬くされる。ノー ド168における高電圧はトランジスタQ51をターン 170における高電圧レベルはトランジスタQ54をタ オンして出力ノード172を引き下げる。トランジスタ ーンオフする。

と、トランジスタQ52はターンオンしてノード168 ンする。ノード170における低電圧はトランジスタロ を引き下げる。ノード168における低電圧はトランジ より低い電圧になると、トランジスタQ54はターンオ 40もターンオンし、トランジスタQ48をターンオフ スタQ57をターンオフする。ノード170がVCC* [0029] 出力データノード162が高電圧になる

Q10を保護する。トランジスタQ690ゲートはVC 【0030】図5は入力部を示す。この入力部はトラン ジスタQ56~Q71で構成される。入力はノード15 6 と1 5 8 から取り出される。 ロチャネル・トランジス **単圧の版れと、ノード160におけるV.CC電圧の扱れ** との間のレベル変換器として機能する。 n チャネル・ト ランジスタQ69はnチャネルブルダウントランジスタ Cへ結合される。pチャネル・トランジスタQ68はp チャネルフルアップトランジスタQ61を保難する。ト 9、Q70は、/一ド156、168におけるVCC* タロ67、Q68と、ロチャネル・トランジスタロ6 ランジスタQ680ゲートはPbias150~結合され

[0031] ノード154における亀圧が低い時は、p チャネル・トランジスタQ65は入力データノード16 0 における亀圧を引き上げる。ノード1 5 4 における亀 圧が高い時は、トランジスタQ66は入力データノード 160における亀圧を引き下げる。 ロチャネル・トラン ジスタQ71はノード154~帰還を行うために結合さ れる。トランジスタQ71は全V CC電圧の仮れをノー ド154~供給する。

102

[図面の簡単な説明]

【図1】集積回路のための典型的な従来の入力/出力回 路と、高電圧を受けた時に破壊されやすいトランジスタ

[図2] VCC電源電圧で動作する集積回路をより高い **乳圧環境へインタフェースするための電圧インタフェー** ス回路の一実施例を示す。

【図3】VCC電源電圧で動作する集積回路がより高い VCC* 電圧の扱れの回路またはバスを駆動できるよう [図4] VCC建原電圧で動作する集積回路がより高い にする電圧インタフェース回路の一奥施例を示す。

V C C* 低圧の振れの回路またはバスを駆動できるよう

Œ

特团平06-216752

[図5] VCC電源電圧で動作する集積回路がより高い VCC* 電圧の板れの回路またはバスを駆動できるよう にする電圧インタフェース回路の更に別の実施例を示 にする亀圧インタフェース回路の別の実施例を示す。


[符号の説明]


[🖾


Q21~Q37, Q40~Q70 MOSF7/7/79


917 107 ğ











技術表示箇所

放別記号 庁内盤理番号 E 8941-5J

(51) Int. Cl. 5 H O 3 K 19/003